Topic outline
-
CIRCUITOS Y SISTEMAS DIG. V - P1085-TEÓRICO-PRACTICO-N0130-07-N01
PRIMER NIVEL
CHARLES EDISSON ESCOBAR TERáN
—
-
Máquinas Secuenciales
-
4. Máquinas Secuenciales
Una (circuito secuencial ) es un tipo de circuito digital cuyas salidas dependen no solo de las entradas actuales , sino también del estado interno o historia previa del sistema. A diferencia de los circuitos combinacionales, donde la salida se determina únicamente por el valor actual de las entradas, en una máquina secuencial existe un elemento de memoria que permite almacenar información sobre estados anteriores. Esto le otorga al circuito una capacidad de evolución en el tiempo y le permite realizar funciones más complejas como conteo, temporización, control de secuencias y almacenamiento de datos.>
El cambio de estado de las máquinas secuenciales se dan a través de los ciclos de reloj y en cada ciclo de reloj la máquina secuencial lee las señales de control y revisa su estado actual para determinar el estado siguiente. La Figura 1 muestra una señal de reloj sobre la cual una máquina secuencial funciona, sin embargo para determinar el estado siguiente la máquina secuencial debería sensar ya sea en el uno lógico o cero lógico, lo cual introduce un factor de incertidumbre de que momento se hace la lectura y adicionalmente podría desincronizarse en el tiempo.
Figura 1
Señal de reloj
Nota. Elaborado por (Escobar C, 2025) Para optimizar esto los cambios de estado se hacen ya sea en el flanco positivo o negativo de la señal de reloj, es decir en el momento que cambia de uno a cero de de cero a uno respectivamente. La Figura 2 muestra una señal de reloj con flanco positivo, mientras que la Figura 3 muestra una señal con flanco negativo
Figura 2
Señal de reloj de flanco positivo
Nota. Elaborado por (Escobar C, 2025) Figura 3
Señal de reloj de flanco negativo
Nota. Elaborado por (Escobar C, 2025) Aprende más
Aunque nuestro simulador cuenta con un generador de señal de reloj, el tradicional circuito integrado 555 se usa para este fin. En este enlace puedes conocer mas detalles de este famoso CI. ¡Accede aquí!
4.1. Flip-Flop
4.1.1. Definición de Flip-Flop
Un es un circuito digital básico que puede almacenar un bit de información. Es un elemento fundamental en los sistemas digitales secuenciales, ya que permite el almacenamiento temporal de datos y la implementación de memoria en circuitos lógicos. A diferencia de los circuitos combinacionales, donde la salida depende únicamente de las entradas actuales, en los circuitos secuenciales la salida depende tanto de las entradas actuales como del estado anterior del sistema.
Los Flip-Flops son biestables, lo que significa que tienen dos estados estables posibles: 0 o 1. Pueden cambiar de estado mediante señales de control, lo que les permite funcionar como elementos de memoria en registros, contadores, memorias RAM y otros dispositivos digitales
4.2. Flip-Flop tipo RS (Reset-Set)
El Flip-Flop RS (también conocido como Set Rreset SR) es uno de los Flip-Flop más básico. Su nombre proviene de sus dos entradas principales: R (Reset) y S (Set) . Este tipo de Flip-Flop puede tener una entrada de reloj (síncrono) o no tenerla (asíncrono). Por lo general los Flip-Flop definen la salida con la letra Q en el estado siguiente (n+1) Qn+1, y también la misma salida en negado Qn+1’. La Figura 1 muestra la representación gráfica de un Flip-Flop SR en sónde se puedena preciar las entradas S, R, Clock y las salidas Qn+1 y Qn+1’.
Figura 4
Flip-Flop SR
Nota. Elaborado por (Escobar C, 2025) 4.2.1. Funcionamiento del Flip-Flop SR
Cuando S = 1 y R = 0 , el Flip-Flop se activa y su salida Q = 1 (estado SET).
Cuando R = 1 y S = 0 , el Flip-Flop se desactiva y su salida Q = 0 (estado RESET).
Si ambas entradas son 0 , el Flip-Flop mantiene su estado anterior.
La combinación S = 1 y R = 1 generalmente está prohibida, ya que produce una condición indefinida o inestable.
Tabla de Verdad del Flip-Flop RS.
La Tabla 1 muestra la tabla de verdad del Flip-Flop SR. Nótese que cuando se ejecuta un Set en la entrada; se carga un uno a la salida Qn+1 y si se carga un Reset en la entrada; se carga un cero en la salida Qn+1. En este caso se trata de un Flip-Flop sícnrono ya que tiene la señal de reloj de entrada, por lo que los cambios ocurren con el flanco de reloj.
Tabla 1
Tabla de verdad del Flip-Flop SR
Nota. Elaborado por (Escobar C, 2025) 4.2.2. Ejemplo de Aplicación del Flip-Flop RS
Un uso común del Flip-Flop RS es como latch (cierre) para almacenar una señal de activación. Por ejemplo, en un sistema de alarma doméstica, el Flip-Flop RS puede usarse para mantener activada la alarma incluso después de que el sensor haya dejado de detectar movimiento. Una vez que el sistema se dispara (S = 1), solo se puede desactivar manualmente a través de un Reset (R = 1). La Figura 2 muestra el circuito detector de alarma en estado con las entradas S y R en cero, dónde podemos apreciar que el circuito se encuentra en estado “mantener”.
Figura 5
Circuito detector de alarma en estado Mantener
Nota. Elaborado por (Escobar C, 2025) La Figura 3 muestra el mismo circuito en el momento que se activa el sensor de la alarma, simulado por el switch conectado en la entrada S
Figura 6
Circuito detector de alarma en estado Set
Nota. Elaborado por (Escobar C, 2025) La Figura 4 muestra el mismo circuito una vez que se ha desactivado el sensor de la alarma, simulado por el switch conectado en la entrada S, pero que se mantiene alarmado, como se puede ver en el led que permanece encendido.
Figura 7
Circuito detector de alarma en estado mantener pero activada
Nota. Elaborado por (Escobar C, 2025) La única manera de desactivar la alarma es a través de la señal Reset simulada con el switch conectado a la entrada R y que se puede apreciar en la
Figura 8
Circuito detector de alarma en estado Reset
Nota. Elaborado por (Escobar C, 2025) Luego de este reseteo el circuito de alarma regresa a su estado inicial y se activará si alguno de los sensores de su entrada S dispara un uno lógico.
La Figura 19 muestra el circuito cuando las señales de control S2, S1 y S0 son 0, 1, 0, dónde se transmite el bit D2 a la salida O2.
4.3. Flip-Flop tipo D (Delay)
El Flip-Flop D es una versión simplificada del Flip-Flop RS. Tiene una única entrada de datos D y una salida Q . El valor de la entrada D se transfiere a la salida Q en el flanco ascendente o descendente de una señal de reloj, dependiendo del diseño. La Figura 9 muestra al Flip-Flop tipo D con sus entradas y salidas.
Figura 9
Flip-Flop tipo D
Nota. Elaborado por (Escobar C, 2025) 4.3.1. Funcionamiento del Flip-Flop D
En el momento en que ocurre un flanco de reloj (positivo o negativo), el valor presente en la entrada D se copia a la salida Q .
Mientras no haya un flanco de reloj, el Flip-Flop mantiene el último valor almacenado.
Tabla de verdad del Flip-Flop D.
La Tabla 2 muestra la tabla de verdad del Flip-Flop tipo D, dónde se puede apreciar que la salida Qn+1 refleja lo que hay en la entrada en cada flanco de reloj positivo
Tabla 2
Tabla de verdad del Flip-Flop D
Nota. Elaborado por (Escobar C, 2025) 4.3.2. Ejemplo de Aplicación del Flip-Flop D
En los microprocesadores, los registros internos utilizan Flip-Flops D para almacenar datos temporales durante la ejecución de instrucciones.
4.4. Flip-Flop tipo JK
El Flip-Flop JK es una evolución del Flip-Flop RS que elimina la condición no válida (S=1 y R=1). Fue desarrollado por Jack Kilby y por eso recibe el nombre de JK . Sus entradas principales son J (Set) y K (Reset) , pero a diferencia del RS, cuando J=1 y K=1 , el Flip-Flop conmuta su estado actual (toggle).
Este comportamiento hace que el Flip-Flop JK sea muy versátil y útil en aplicaciones como contadores binarios , divisores de frecuencia y máquinas de estado finito . La Figura 10 muestra al Flip-Flop JK con sus entradas y salidas, en dónde se puede notar que guarda similitudes con el Flip-Flop SR
Figura 10
Flip-Flop JK
Nota. Elaborado por (Escobar C, 2025) 4.4.1. Funcionamiento del Flip-Flop JK
Dependiendo del valor de las entradas J y K, el Flip-Flop JK puede realizar las siguientes operaciones:
J=0, K=0 : Mantiene el estado actual.
J=0, K=1 : Resetea la salida (Q=0).
J=1, K=0 : Establece la salida (Q=1).
J=1, K=1 : Conmuta la salida (Q cambia de 0 a 1 o de 1 a 0).
Tabla de verdad del Flip-Flop JK
La Tabla 3 muestra la tabla de verdad del Flip-Flop JK donde se puede apreciar que a diferencia del Flip-Flop SR, la combinación 1, 1 de JK provoca el cambio de estado previo a su complemento lógico lo cual lo hace ideal para circuitos divisores de frecuencia.
Tabla 3
Flip-Flop JK
Nota. Elaborado por (Escobar C, 2025) 4.4.2. Ejemplo de Aplicación del Flip-Flop JK
Un caso típico de aplicación del Flip-Flop JK es en la construcción de contadores asíncronos . Por ejemplo, un contador binario de 4 bits puede construirse conectando cuatro Flip-Flops JK en cascada, donde cada uno conmuta al recibir una señal del reloj proveniente del Flip-Flop anterior. Esto permite dividir la frecuencia original en potencias de 2. La Figura 11 muestra este contador binario construído con 4 Flip-Flop de este tipo que han sido conectados en cascada
Figura 11
Contador de 4 bits con 4 Flip-Flop JK
Nota. Elaborado por (Escobar C, 2025) 4.5. Divisores de Frecuencia
Un divisor de frecuencia es un circuito digital que toma una señal de entrada de cierta frecuencia y produce una señal de salida con una frecuencia menor, generalmente un múltiplo entero de la original. Los divisores de frecuencia son fundamentales en el diseño de relojes digitales, temporizadores, generadores de ondas y circuitos sincronizados.
La forma más común de implementar un divisor de frecuencia es utilizando Flip-Flops en configuraciones específicas, especialmente el Flip-Flop JK o T en modo conlemento (toggle).
4.5.1. Funcionamiento de los Divisores de Frecuencia
Cuando un Flip-Flop está configurado en modo toggle (por ejemplo, Flip-Flop JK con J=1 y K=1), cada pulso de reloj invierte su salida. Esto equivale a generar una señal cuya frecuencia es la mitad de la frecuencia de entrada. Por lo tanto, un único Flip-Flop puede actuar como un divisor de frecuencia por 2.
Si se conectan varios Flip-Flops en cascada, cada uno dividiendo la frecuencia por 2, se obtienen divisiones por 4, 8, 16, etc., según el número de etapas.
4.5.2. Ejemplo de Aplicación de Divisores de Frecuencia
Ejemplo: Divisor de Frecuencia por 2
Para construir un divisor de frecuencia por 2, simplemente se configura un Flip-Flop JK con J=1 y K=1 , y se aplica la señal de entrada al reloj del Flip-Flop. La salida Q será una señal cuadrada con la mitad de la frecuencia original.
La Figura 12 muestra dos Flip-Flop JK conectados en cascada conectados a una señal de reloj de 1 Hz, con las señales de control JK a uno lógico, lo que hace que el Flip-Flop complemente su estado en cada flanco de relojcon lo que la frecuencia de salida se divide para dos, es decir 500 miliherzios, como se puede apreciar en la captura del osciloscopio de la misma imagen, la salida del segundo Flip-Flop divide nuevamente para dos con lo que su frecuencia es de 250 miliherzios, con lo que se obtiene 1/4 de la frecuencia de la señal de reloj que entrega el reloj. Si se siguen incorporando Flip-Flop en cascada con esta configuración la frecuencia se seguirá dividiendo para 2 por cada elemento introducido. En el oscilodcopio; la onda cuadrada de color amarillo corresponde a la señal de reloj, la onda cuadrada de color violeta claro corresponde a la salida Q del primer Flip-Flop y la onda cuadrada de color naranja corresponde a la salida Q del segundo Flip-Flop.
Aprende más
En este enlace puede revisar mayor información del osciloscopio, un instrumento de medida útil y necesario en el mundo de la electrónica para poder ver las ondas eléctricas ¡Accede aquí!
Figura 12
Divisor de frecuencia para 2 y para 4 de la señal de reloj
Nota. Elaborado por (Escobar C, 2025) El contador con cuatro Flip-Flop JK conectados en cascada que se muestra en la Figura 11 es un caso especial de divisores de frecuencia ya que si se observa con detalle a medida que se incrementa el conteo en binario los bits menos significativos varían con el doble de frecuencia que el bit previo, así para la columna A varía 0, 1, 0, 1... que sería la señal de reloj, mientras que para la columna de la variable B varía 0, 0, 1, 1... que es la mitad de la frecuencia de A, mientras que C varía 0, 0, 0, 0, 1, 1, 1, 1..., lo cual es la mitad de la frecuencia de B y en ese mismo sentido D es la mitad de la frecuencia de C, razón por la cual de manera natural los 4 Flip-Flop conectados en cascada funcionan como un contador de 4 bits.
DCBA
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Este ejemplo práctico del contador es un divisor de frecuencia por 16 usando cuatro Flip-Flops JK en cascada, así:
El primer Flip-Flop divide la frecuencia por 2.
El segundo Flip-Flop divide la señal del primero por 2 , resultando en una señal de frecuencia 1/4 de la original..
El tercer Flip-Flop la divide nuevamente por 2, resultando en una señal de frecuencia 1/8 de la original.
El cuarto Flip-Flop la divide nuevamente por 2, resultando en una señal de frecuencia 1/16 de la original.
Esto puede representarse como:
Frecuencia Inicial → FF1 (÷2) → FF2 (÷2) → FF3 (÷2) → FF4 (÷2) → Salida final (÷16)
Divisores de Frecuencia por N
Como habrá observado al conectar los Flip-Flop en cascada de la manera propuesta la frecuencia resultante será dividida para 2n, dónde n es el número de Flip-Flop conectados en cascada, sin embargo para obtener divisores de frecuencia por valores distintos a potencias de 2, se utilizan contadores programables o divisores asincrónicos/sincrónicos con retroalimentación. Por ejemplo, un contador BCD (Binario Codificado Decimal) puede dividir la frecuencia por 10.
Una técnica común es utilizar un contador binario junto con una lógica de comparación que resetee el contador cuando alcance un valor determinado. Esto permite dividir la frecuencia por cualquier número entero N.
Profundiza más
Este recurso te ayudará a enfatizar sobre Módulo decodificador de BCD a 7 segmentos ¡Accede aquí!
ContadorJK ¡Accede aquí!
DivisorJK ¡Accede aquí!
FF-SR ¡Accede aquí!
-
Make attempts: 1
-
5. Memorias
Las memorias digitales son componentes fundamentales en cualquier sistema electrónico, desde un microcontrolador hasta una supercomputadora. Su función principal es almacenar información de manera temporal o permanente, permitiendo el acceso a datos e instrucciones necesarias para el funcionamiento de un sistema digital.
Las memorias se clasifican principalmente en dos grandes categorías: memorias volátiles y no volátiles. Las primeras pierden su contenido cuando se interrumpe el suministro eléctrico, mientras que las segundas conservan la información incluso sin energía. Dentro de estas categorías, existen diversas tecnologías que se adaptan a diferentes necesidades en cuanto a velocidad, densidad, consumo de energía y costo.
Aprende más
En este enlace puede ver la clasificación de memorias desde el punto de vista comercial junto con su aplicación práctica. ¡Accede aquí!
La figura 1 muestra una posible clasificación de memorias, considerando elementos históricos que actualmente tienen uso limitado, como cintas magnéticas o dispositivos ópticos. Por otro lado las memorias basadas en semiconductores han evolucionado hasta convertirse en el estándar moderno de almacenamiento, tanto volátil como persistente.
Figura 1
Clasificación de memorias
Nota. Tomado de (Recabarren et al., 2020) (Escobar C, 2025) En cualquier sistema computacional moderno, no se utiliza un solo tipo de memoria, sino una jerarquía que equilibra velocidad, tamaño y costo. Esta jerarquía se estructura en niveles, desde el más rápido y pequeño (registros del procesador) hasta el más lento y grande (discos duros o memorias de estado sólido). Cada nivel actúa como un almacenamiento temporal para el nivel inmediatamente inferior, reduciendo la latencia promedio de acceso a los datos.
- Registros: Integrados dentro del CPU, son los más rápidos y de menor tamaño (típicamente 32 o 64 bits por registro).
- Caché (L1, L2, L3): Actúan como búfer entre registros y memoria principal.
- Memoria principal (RAM): Almacena programas y datos en ejecución.
- Memoria secundaria (flash, SSD, HDD): Almacenamiento persistente y de gran capacidad.
- Memoria terciaria (nubes, cintas magnéticas): Almacenamiento externo, fuera del sistema.
Esta jerarquía es fundamental para que los sistemas digitales puedan ejecutar programas complejos sin que el usuario perciba lentitud, a pesar de las diferencias de velocidad entre componentes.
Veamos con detalle algunas de estas memorias.
5.1 Memorias RAM (Random Access Memory)
(Random Access Memory) es un tipo de memoria volátil que permite el acceso aleatorio a cualquier posición de memoria en un tiempo constante, independientemente de su ubicación física. Esta característica la hace ideal para ser utilizada como memoria principal en computadoras y otros dispositivos digitales, ya que permite lecturas y escrituras rápidas durante la ejecución de programas.
La RAM se utiliza para almacenar datos e instrucciones que el procesador necesita en tiempo real. Su velocidad de acceso es mucho mayor que la de otras memorias, como discos duros o memorias flash, lo que permite un rendimiento eficiente del sistema. Sin embargo, al ser volátil, su contenido se pierde al apagar el dispositivo.
La Figura 2 muestra una celda de memoria estática bipolar (SRAM BJT), dónde la unidad básica de memoria es biestable formado por los transistores T1 y T2 (Recabarren et al., 2020)
Figura 2
Celda de memoria estática bipolar
Nota. Tomado de (Recabarren et al., 2020) En la figura 3 se muestra una memoria RAM configurada en SimulIDE, la cual tiene un 4 bits de direcciones con una palabra de datos de 8 bits, configuración que permite almacenar 2^4*8 bits, es decir 128 bits o 16 bytes. La tabla de datos ha sido cargada con el mensaje HOLA-MUNDO-2026-, la cual puede ser apreciada en la parte inferior del gráfico. Nótese a la izquierda de la memoria los pines de direcciones etiquetados como A3 a A0, siendo A3 el bit mas significativo y viceversa, lo mismo que las señales de control, de lógica negativa, a través de los pines WE (Write Enable), OE (Output Enable) y CS (Chip Select) que son señales de control, que le dicen a la memoria cuándo escribir datos (WE), cuándo sacar datos al bus (OE) o cuándo activarse (CS) para recibir o entregar información, determinando el acceso y la sincronización con la CPU.
La tabla de datos en su dirección “0” contiene el caracter ASCII (American Standard Code for Information Interchange) “H”, 01001000 cuyo equivalente en hexadecimal es 48, esto se puede apreciar en el momento de captura de la simulación donde está inhabilitado WE (en alto), habilitado OE (en bajo) y seleccionado el chip CS (en bajo) dónde la salida de los LEDs muestra este estado, dado que la dirección de memoria seleccionada es “0000”.
Figura 3
Memoria RAM con 4 bits de direccionamiento y 8 bits de datos en SimulIde
Nota. Elaborado por (Escobar C, 2025) 5.1.1 Tipos de RAM y su funcionamiento (DRAM, SRAM y MRAM)
A. DRAM (Dynamic RAM)
La memoria DRAM es la más comúnmente utilizada como memoria principal en computadoras personales y servidores. Cada bit de información se almacena en un pequeño condensador dentro de un circuito integrado. Debido a que los condensadores se descargan con el tiempo, la información debe ser refrescada periódicamente (cada pocos milisegundos) para mantener los datos intactos. Este proceso de refresco consume energía y limita ligeramente la velocidad de la memoria.
El funcionamiento de la DRAM se basa en la carga o descarga de estos condensadores, lo que representa un bit lógico (1 o 0). Al estar construida con un solo transistor por bit, la DRAM tiene una alta densidad de almacenamiento, lo que permite crear módulos de memoria con gran capacidad a un costo relativamente bajo. Sin embargo, esto también implica que sea más lenta y consuma más energía en comparación con otros tipos de RAM.
B. SRAM (Static RAM)
La memoria SRAM, en cambio, no necesita ser refrescada constantemente. Utiliza una configuración de cuatro o seis transistores por bit para formar un biestable que mantiene el estado lógico mientras se mantenga el suministro eléctrico. Esto permite un acceso más rápido y un consumo de energía más bajo en modo de espera, aunque su consumo en operación puede ser mayor que el de la DRAM.
La SRAM es significativamente más rápida que la DRAM, pero también mucho más costosa y con menor densidad de almacenamiento. Por esta razón, se utiliza principalmente en aplicaciones donde la velocidad es crítica, como en las memorias caché de los procesadores (L1, L2, L3), o en sistemas embebidos que requieren un rendimiento elevado.
C. MRAM (Magnetoresistive RAM)
La MRAM es una tecnología emergente que combina la velocidad de la SRAM con la no volatilidad de las memorias flash. Utiliza elementos magnetoresistivos para almacenar bits de información, lo que le permite retener los datos sin necesidad de energía eléctrica. Funciona mediante la magnetización de pequeñas celdas, donde la orientación de la magnetización representa un bit lógico.
Aunque aún no es tan ampliamente adoptada como la DRAM o SRAM, la MRAM se perfila como una alternativa prometedora para aplicaciones que requieren alta velocidad, bajo consumo y persistencia de datos. Se espera que en el futuro pueda reemplazar a ambas tecnologías en ciertos nichos de mercado, especialmente en dispositivos móviles y sistemas embebidos.
Aprende más
En este enlace puede ver mayores detalles de los tipos de memoria RAM, así como sus características principales ¡Accede aquí!
La Figura 4 muestra una captura de una memoria comercial de la marca Corsair, tomada de su sitio oficial.
Figura 4
Memoria VENGEANCE® 96GB (2x48GB) DDR5 DRAM 6000MT/s CL30 AMD EXPO & Intel XMP Memory Kit
Nota. Tomado de https://corsair.com accedido el 23 de octubre de 2025 5.2 Memorias ROM (Read Only Memory)
Las (Read Only Memory) son memorias no volátiles que se utilizan para almacenar información de manera permanente o semipermanente. A diferencia de las RAM, su contenido no puede ser modificado fácilmente, o en algunos casos, solo puede ser modificado una vez. Estas memorias se emplean principalmente para guardar firmware, como el programa de arranque (bootloader) de un sistema, o configuraciones permanentes del hardware.
5.2.1 Tipos de ROM y su funcionamiento
A. ROM (Mask ROM)
La memoria Mask ROM es el tipo más básico de ROM. Su contenido se graba durante el proceso de fabricación del chip, mediante una máscara que define el patrón de bits. Una vez fabricada, la información no puede ser modificada. Este tipo de memoria es muy económica en grandes volúmenes, pero inflexible, ya que cualquier cambio en el contenido requiere rediseñar la máscara y fabricar un nuevo lote de chips.
Se utiliza principalmente en productos de consumo en masa, como juguetes electrónicos, electrodomésticos o dispositivos muy simples, donde el firmware no necesita ser actualizado.
B. PROM (Programmable ROM)
La memoria PROM permite al usuario grabar los datos una sola vez después de la fabricación. Esto se logra mediante un dispositivo programador que quema fusibles internos del chip para establecer el contenido deseado. Una vez programada, la información no puede ser modificada.
Este tipo de memoria es útil en prototipos o productos de bajo volumen donde se requiere una cierta flexibilidad, pero no se esperan cambios futuros en el firmware.
C. EPROM (Erasable Programmable ROM)
La EPROM mejora la flexibilidad de la PROM al permitir que el contenido sea borrado y reprogramado. El borrado se realiza exponiendo el chip a luz ultravioleta a través de una ventana transparente en el encapsulado. Este proceso elimina la carga almacenada en las celdas de memoria, permitiendo una nueva programación.
Aunque reutilizable, el proceso de borrado es lento y requiere equipos especiales. Además, las EPROM tienen un número limitado de ciclos de borrado y programación. Se utilizaban comúnmente en el desarrollo de sistemas embebidos y en aplicaciones donde se necesitaba actualizar el firmware ocasionalmente.
D. EEPROM (Electrically Erasable Programmable ROM)
La EEPROM representa una mejora significativa al permitir el borrado y la reprogramación eléctrica, sin necesidad de luz ultravioleta. Esto permite actualizar el contenido del chip mientras está instalado en el circuito, lo que facilita el mantenimiento y las actualizaciones de firmware.
Cada celda de memoria puede ser borrada y reprogramada de manera individual, lo que permite una gran flexibilidad. Sin embargo, el proceso de escritura es relativamente lento y tiene un número limitado de ciclos (típicamente entre 10,000 y 1,000,000). Se utiliza ampliamente en sistemas embebidos, tarjetas inteligentes, y configuraciones de hardware que pueden requerir actualizaciones ocasionales.
5.3 Memorias Flash
Las memorias flash son un tipo de memoria no volátil que combina las ventajas de la EEPROM con una mayor densidad y menor costo. Fueron desarrolladas para aplicaciones que requieren almacenamiento masivo, como memorias USB, tarjetas de memoria, discos SSD y firmware en dispositivos móviles.
A diferencia de la EEPROM, la memoria flash no permite la modificación de bytes individuales, sino que opera por bloques. Esto significa que para cambiar un bit, se debe borrar y reescribir un bloque completo, lo que puede contener varios kilobytes de información. Aunque esto parece una desventaja, permite una estructura más simple y eficiente, lo que reduce el costo y aumenta la capacidad de almacenamiento.
Existen dos tipos principales de memoria flash: NAND y NOR. La memoria NAND Flash es la más común en dispositivos de almacenamiento masivo, como discos SSD y memorias USB, debido a su alta densidad y bajo costo. La memoria NOR Flash, en cambio, permite el acceso aleatorio a los datos, lo que la hace adecuada para almacenar firmware que debe ser ejecutado directamente desde la memoria (ejecución in-place).
La memoria flash tiene un número limitado de ciclos de escritura/lectura (típicamente entre 10,000 y 100,000), lo que requiere algoritmos de gestión del desgaste (wear leveling) para distribuir el uso de las celdas y prolongar la vida útil del dispositivo. A pesar de estas limitaciones, su combinación de no volatilidad, alta densidad y bajo costo la han convertido en la tecnología dominante para el almacenamiento en dispositivos digitales modernos.
La figura 5 muestra parcialmente la oferta de memorias del fabricante Microchip®
Figura 5
Oferta de memorias del fabricante Microchip
Nota. Tomado de https://www.microchip.com/ accedido el 3 de noviembre de 2025 5.4 Memorias Caché
La memoria caché es un tipo de memoria de alta velocidad que actúa como intermediario entre el procesador y la memoria principal (RAM). Su función es almacenar temporalmente las instrucciones y datos que el procesador utiliza con más frecuencia, reduciendo así el tiempo de acceso a la memoria y mejorando el rendimiento general del sistema.
La caché se basa en el principio de localidad, que establece que los programas tienden a acceder a las mismas direcciones de memoria repetidamente en un período corto de tiempo. Aprovechando esta tendencia, la caché almacena copias de los bloques de memoria más utilizados, permitiendo que el procesador acceda a ellos sin tener que recurrir a la memoria principal, que es significativamente más lenta.
Existen varios niveles de caché, comúnmente denominados L1, L2 y L3:
Caché L1: Es la más rápida y pequeña, está integrada directamente en el núcleo del procesador y se divide en caché de instrucciones y caché de datos. Su tamaño típico varía entre 16 y 64 KB por núcleo.
Caché L2: Puede estar integrada en el núcleo o compartida entre varios núcleos. Es mayor que la L1 (típicamente entre 256 KB y 1 MB por núcleo), pero ligeramente más lenta.
Caché L3: Es compartida entre todos los núcleos del procesador, tiene un tamaño mucho mayor (de 4 MB a más de 64 MB en algunos procesadores de alto rendimiento), pero también es más lenta que las anteriores.
La organización de la caché se basa en líneas (bloques de datos), conjuntos y vías. Cuando el procesador solicita una dirección de memoria, se realiza una búsqueda en la caché. Si el dato está presente, se produce un acierto de caché (cache hit); si no está, se produce un fallo de caché (cache miss), y se debe acceder a la memoria principal, lo que aumenta el tiempo de acceso.
Las políticas de reemplazo (como LRU, Least Recently Used) y de escritura (write-through o write-back) son fundamentales para optimizar el rendimiento de la caché. Además, en sistemas multiprocesador, se debe mantener la coherencia de caché (cache coherence), para asegurar que todos los núcleos vean una imagen consistente de la memoria.
La figura 6 muestra los niveles de una memoria caché y su relación con la CPU.
Figura 6
Esquema de todos los niveles que hay dentro de una memoria caché mostrando la comunicación entre la CPU y la memoria principal
Nota. Tomado de https://hardzone.es/ accedido el 3 de noviembre de 2025 En la arquitectura actual multi núcleos la memoria caché L1 y L2 por lo general se embeben en cada núcleo del procesador, mientras que la memoria caché L3 es compartida y accedida por todos los núcleos del procesador, tal como se puede apreciar en la litografía del procesador Intel Nehalem que se muestra en la figura 7, el cual está compuesto por cuatro núcleos y tres niveles de memoria caché; L1, L2 y L3.
En este gráfico también se puede apreciar que L1, físicamente tiene el tamaño mas pequeño y es la primera memoria a ser accedida por su núcleo, también es a la vez la memoria mas rápida a ser accedida por su núcleo.
Figura 7
Procesador Intel Nehalem con cuatro núcleosy acceso compartido a L3. Los círculos grandes identifican la caché L2, y los pequeños la caché L1
Nota. Tomado de https://www.muycomputer.com/ accedido el 3 de noviembre de 2025 Profundiza más
Este recurso te ayudará a enfatizar sobre Jerarquía de memoria que equilibra velocidad ¡Accede aquí!
-
Make attempts: 1